ژورنال Pipelined Decision Tree Classification Accelerator Implemention in FPGA به همراه ترجمه

پیاده سازی تسریع کننده طبقه بندی درخت تصمیم کانالیزه شده در

FPGA (DT-CAIF)

 Pipelined Decision Tree Classification Accelerator Implemention in FPGA

23صفحه ترجمه ورد
8 صفحه پی دی اف انگلیسی

در قالب ورد و pdf

چکیده: درخت تصمیم(DTC) تکنیکی است  که برای الگوریتم های داده کاوی، بسیار مورد استفاده قرار می گیرد این الگوریتم بخاطر دقت بالا در پیش بینی، شناخته شده می باشد. از انجاییکه که تکنولوژی پیشرفت کرده است و حجم ذخیره در دسترس در کامپیوترهای پیشرفته افزایش یافته است.، مقدار داده در دسترس برای پردازش، به طور فزاینده ای افزایش پیدا کرده است، در نتیجه زمان طبقه بندی و استنتاج بسیار اهسته تر شده است. بسیاری از پیاده سازی های  موازی الگوریتم های طبقه بندی درخت تصمیم، در حال حاضر مربوط به مسائل قابلیت اطمینان و دقت در پروسه های استنتاج می باشد. در پروسه های طبقه بندی، مقادیر بزرگتری از داده، به نسبت نیاز به زمان اجرای بیشتری دارد در نتیجه یک معضل برای عملکرد سیستم های قدیمی می باشد. ما یک معماری کانالیزه شده برای اجرای طبقه بندی درخت تصمیم با محور دو به دو موازی طراحی کرده ایم که به طور چشمگیری زمان اجرای الگوریتم را کوتاه میکند درحالی که مصرف منابع برحسب مساحت به حداقل می رسد. مقیاس پذیری هنگامی صورت می گیرد  که یک واحد ارتباطات با سرعت بالا متصل شود و  قادر به انجام انتقال داده در مقداری نزدیک به موتور طبقه بندی درخت تصمیم(DT) باشد. ما یک سخت افزار راه حل تسریع دهنده، متشکل از گره های پردازش موازی پیشنهاد می دهیم که قادر به پردازش داده به صورت مستقل از یک منبع جریان  باشد. هر موتور، داده را در یک مد پایپ لاین پردازش می کند تا منابع به صورت موثرتر استفاده شوند و توان قابل حصول، افزایش می یابد. نتایج نشان می دهد که این سیستم 3.5 برابر سریعتر از اجرای سخت افزار موجود طبقه بندی می باشد.

کلیدواژه ها: کاوش داده، طبقه بندی درخت تصمیم(DC)، پیاده سازی سخت افزار، FPGA